论坛首页 › FPGA › 4*8数据选择器问题

mowenhui28 发表于 2010-1-4 12:05:01

4*8数据选择器问题

小弟设计一个用2个开关切换位、一个8位数据输入，切换4组8位数据输出的选择器，达到用8个数据输入控制32位数据输出的目的，遇到的问题是输入第二组数据后第一组的数据无法锁存，输入第三组数据后第二组的数据无法锁存代码和波形仿真如下：
module JCQ_in10(rst,RS1,RS0,DATA_in,DATA_out);
input rst,RS1,RS0;
input DATA_in;
output reg DATA_out;
always
    begin   if(~rst) DATA_out=0;
           else
                  case({RS1,RS0})
                  'b00:DATA_out=DATA_in;
                  'b01:DATA_out=DATA_in;
                  'b10:DATA_out=DATA_in;
                  'b11:DATA_out=DATA_in;
                  endcase
    end
endmodule       

http://cache.amobbs.com/bbs_upload782111/files_24/ourdev_522519.png
(原文件名:QQ截图未命名.png)

gliet_su 发表于 2010-1-4 12:48:39

LZ好好看一下什么是锁存器。也就是数字电路的时序部分。

mowenhui28 发表于 2010-1-5 07:44:13

加个always的敏感参数posedge clk就可以了 呵呵

查看完整版本: 4*8数据选择器问题