带两位小数的分频器，要求用CPLD或者FPGA做，有兴趣联系我...急切!
因一项目上需要做一整数字部分为16位.小数字部分为2位的分频器。。要求输出为等站空比。。有能做的联系我。叶工：电话：13185069197 观望 看来感兴趣的少？还是有难度啊 有难度 正因为有难度才找高手啊。。。要是做个跑马灯也发帖多没意思。。呵呵。 随便分，奇数、偶数和小数都有现成的参考。 这玩意纯数字能搞不？
倒是还没有玩过。 要是 能把 具体应用 说说
可以 帮忙弄一下 能做,后面再加个有效数字也能做.不知道楼主这个项目能出多少钱. LZ如果 做精确分频的话 可以用 NCO的IPcore 东西相对不复杂，愿意出4000RMB ，刚创业，实力有限制。。呵呵. 方案越简单越好..IPcore感觉就有点夸张了。。。 功能就相当月有带小数点82c54，当然是工作在分频模式下的。 分完再倍频吧
分频用触发器，倍频用PLL
分N，倍M，出来就是fout=fin*M/N
小数就是分数，分数就是小数 述说具体应用撒 不知道lz所说的能做是指什么，用数字逻辑来做吗？
还是可以用其他的附加器件来做？ 看指标要求了，
输入什么波形？
输入信号频率有多高？
输出什么波形？
输出抖动要求多少？
占空比要求精确到多少？
如果要求都不高的话就非常简单了，一片最便宜的CPLD就行了，而且小数点后再加几位都没问题。 输入是NE564的输出波形不太标准的方波,频率3~8M
输出要求方波,频率在K级别 占空比40%~60%抖动当然越小越好... 用 DDS 原理可以搞定。如果像你说的输出为 k 级别的话。但是占空比会有一个主时钟时间的量子化误差。输出频率低，影响很小！ 这个k级别如果是指0~99khz的话就相当简单了，一个相位累加器就可以达到lz的指标要求了，只需十来行代码。
下面是3MHz输入，31.12分频的输出波形（不知为什么，图片很难看，点击图片才能看到清晰的图）。
http://cache.amobbs.com/bbs_upload782111/files_24/ourdev_519649.GIF
(原文件名:未命名1.GIF)
至于0~999khz，3M输入时使用简单的相位累加器就不行了，小分频比时达不到40%~60%占空比的要求。
如果lz是要求输出0~999khz，仍然为40%~60%占空比（甚至要求更高），我可以给你做。 输出具体频率应该在2K HZ 以内。现在机器上用的是简大的四舍五入。然后再整数分频率。如果有谁真的有兴趣可以把CPLD的图画好。我可以帮出PCB(万一不成功不好意要你们破费，呵呵）然后吧需要的IC购买好。做好给你们发过去。验证结果没问题。OK. 回复【20楼】yeweifu
-----------------------------------------------------------------------
我有现成的 CPLD 源程序
70个LEs 搞定 2K内就好说了，频率很低，前面分出16K抖动稍有的，再8分频，或是更高的频率（满足精度要求*2N指数）后面2N指数分频
页:
[1]