ATmega_16 发表于 2009-12-3 15:57:32

基于FPGA的数字功放设计

基本工作情况概述：模拟音频信号经过A/D转换后得到48K，24位的数字信号后送给FPFA，FPGA从数字信号中算出峰值、相位及均值，并对数字信号进行放大，把放大后的信号经D/A后送入音箱？
想问一下:
FPGA如何将数字信号放大或缩小（当然这是有限的），使人耳听起来很平滑，没有突变感。

xiaob135 发表于 2009-12-3 16:14:42

你这不是数字功放。数字功放是被调制后的ＰＷＭ波。
FPGA的放大和或缩小不就是乘以一个数吗？？不懂……

gzhuli 发表于 2009-12-3 16:31:56

【楼主位】 ATmega_16
FPGA如何将数字信号放大或缩小（当然这是有限的），使人耳听起来很平滑，没有突变感。
----------------------------
这不叫放大，叫重采样或者插值，例如将48KHz的采样信号变成96KHz甚至192KHz。
总的来说你这个想法只是数字音频处理器，一般还会包括数字均衡器、数字音场处理等功能，用DSP做比较多（当然你用FPGA实现DSP软核也可以）。
而数字功放则是如1楼所说，将音频信号转成PWM或PDM，输出级工作在开关状态，效率较高。
页: [1]
查看完整版本: 基于FPGA的数字功放设计