verilog语法问题
下面这段代码中begin : RX_STATE_ASSIGN是什么意思呢？always @(posedge clk or negedge rst_n)
begin : RX_STATE_ASSIGN
if (~rst_n) begin
rStatRxCur<= RX_IDLE; //设置寄存器的初始值(复位值)
end
else begin
rStatRxCur<= rStatRxNext; //更新状态值
end
end 给begin end语句块起的块名。 就是个名字。 谢谢楼上两位!
页:
[1]