guo132 发表于 2009-12-1 21:02:49

锁相环 SE564 做频率合成器,怎么判断信号是否锁定了呢?比如 CD4046 PLL测量他的 第1

锁相环 SE564 做频率合成器,怎么判断信号是否锁定了呢?比如 CD4046 PLL测量他的 第1脚电平可以知道的。

点击此处下载 ourdev_509605.pdf(文件大小:147K) (原文件名:SE564N手册.pdf)
http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_509616.jpg
引脚说明 (原文件名:564N.jpg)

http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_509617.JPG
频率合成电路 (原文件名:频率合成器-NE564组成电路.JPG)

http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_509624.jpg
框图 (原文件名:ourdev_504975.jpg)

guo132 发表于 2009-12-1 21:31:06

另外一个该类PLL器件的问题:一般倍频合成或者锁相电路频率都是单一固定的,CD4046中的手册里有个VCO的R 、C 跟频率对应的选择曲线图。SE564好象也有?但是频率合成电路中这个频率信号是变化的,这个R、C该如何选择参数呢?
(注:即框图中的R1-C1选择方法)

常用锁相环CD4046手册ourdev_509640.pdf(文件大小:183K) (原文件名:CD4046BCNX.pdf)
http://cache.amobbs.com/bbs_upload782111/files_22/ourdev_509643.JPG
常用锁相环CD4046组成的频率合成电路框图 (原文件名:cd4046.JPG)

guo132 发表于 2009-12-1 21:45:34

贴沉的太快了,自己顶一下,感觉这里的朋友比较偏软一点,呵呵,模拟的贴人气不高啊
。。。●      ●/〞  〝\●
 〝▔█▔〞   <█      █>
  / \    / \    / \
 1234   (左三圈)  (右三圈)
~~~~~~~~~~~~~~~~~~~~~
 〝\●/〞  〝\●/〞    ●
   █      █    〝<█>〞
  ((      ))     / \
 (屁股扭扭) (屁股扭扭)(再做深呼吸)
~~~~~~~~~~~~~~~~~~~~~
  ●      ●      ●
  <█>    <█>   〝▔█▔〞
  / )〞  〝( \    / \
(彎彎左膝~來呀~彎彎右膝)(再做深呼吸)
~~~~~~~~~~~~~~~~~~~~~
   ●      ●      ●
  /█\    ▔█▔    <█>
  / \    / \    / \
 1234   2234   3234

ndust 发表于 2009-12-1 23:10:27

jh

guo132 发表于 2009-12-3 21:12:22

传个小软件:PLL环路滤波器计算工具。上面的资料没人回啊。这个在50MHZ内产生任意频率很好的,怎么没人研究呢!?

点击此处下载 ourdev_510445.rar(文件大小:29K) (原文件名:PLL环路滤波器计算.rar)

huayuliang 发表于 2010-1-24 18:36:35

俺记得 R1 C1 R2 决定中心频率和频率范围。。。有公式的。。。手册里好像就有。。。
一会儿俺翻翻

huayuliang 发表于 2010-1-24 18:46:48

VCO 工作频率:
F = (1/R1CVdd) *VCOin + 1/R2C1
F:VCO 的振荡频率单位MHz;电阻单位:Mohm;电容单位:pF。

-----------------------------------
摘自《带锁相环的金属探测器》(还用了乘法器)。。

guo132 发表于 2010-1-24 20:53:51

先谢谢你,
F = (1/R1CVdd) *VCOin + 1/R2C1
(1/R1CVdd) *VCOin中R1CVDD理解为R1*C1*Vdd乘积做为分母吗?VCOin是指9脚输入的频率还是电压值?
比如R1=16K
R2=560K
C1=270PF。
中心频率是多少呢
范围呢,
问题多拉,呵呵,别介意

huayuliang 发表于 2010-1-25 12:14:37

我是照着书打的。。。有点错误,那个C就是C1。并非我打错了。
原始的式子(资料里前面的一个): f = (1/R1C1) (Vg/Vdd) + 1/R2C1
式中,Vg 是 VCO 的控制电压。
其他的相同

那个 VCOin 是电压值。。。。
中心频率就是 1/2 vdd 下的值, 范围是VCOin 的可变范围内的中心频率值。但器件有自身的极限。

按你给的参数计算(你没给4046的供电电压值),假定Vdd = 9V
R1=16K=0.016M
R2=560K=0.56M
C1=270PF。
f = Vg /(R1*C1*Vdd) + 1/(R2*C1) = Vg/(0.016*270*9) + 1/(R2*C1)
Vg=0V 时, f = 1/(R2*C1) = 0.0066137566137566137566137566137566MHz = 6.614KHz.
Vg=Vdd 时,f = 1/(R1*C1) + 1/(R2*C1) = 0.23809523809523809523809523809448MHz = 238.095KHz

4046 的电压/频率线性不是很好,有个电路用的是电流陷(就是恒流源)做的改进,不过俺一直也没试验过。NE/SE564的线性就好多了。。

huayuliang 发表于 2010-1-25 12:31:08

顺手翻了下NE564的手册(http://eelab.whu.edu.cn/shouc/cmos/NE564.pdf),断信号是否锁定可以用 16脚 TTL OUT,从内部电路看,16脚为施密特触发器的集电极开路输出。

里面的FSK解调利用的就是锁定与否来输出 mark and space(这个好多年一直不知道咋说,汗)。。

footp 发表于 2010-1-25 17:24:29

没有用过NE564的给个不负责任的建议。
DATASHEET第9页给出了pin3, pin4,pin16的波形,可不可以pin3与pin4 通过2级管隔离输出相加来判断。

4046中元件参数的选定要跟你使用的IC,不同的ic有差异,有的只给出曲线而无计算公式。可以试验DATASHEET中的典型配置
然后调整找出需要的参数。

huayuliang 发表于 2010-1-25 18:39:19

参数只是大致的,具体使用还是要调整校正的。

guo132 发表于 2010-1-25 21:09:28

回复【20楼】huayuliang 花生
我是照着书打的。。。有点错误,那个C就是C1。并非我打错了。
原始的式子(资料里前面的一个): f = (1/R1C1) (Vg/Vdd) + 1/R2C1
式中,Vg 是 VCO 的控制电压。
其他的相同
那个 VCOin 是电压值。。。。
中心频率就是 1/2 vdd 下的值, 范围是VCOin 的可变范围内的中心频率值。但器件有自身的极限。
按你给的参数计算(你没给4046的供电电压值),假定Vdd = 9V
R1=16K=0.016M
R2=560K=0.56M
C1=270PF。
f = Vg /(R1*C1*Vdd) + 1/(R2*C1) = Vg/(0.016*270*9) + 1/(R2*C1)
Vg=0V 时, f = 1/(R2*C1) = 0.0066137566137566137566137566137566MHz = 6.614KHz. ......
-----------------------------------------------------------------------

刚上来看到,先谢谢你的解答。呵。
我的电压是+5V。
等下我自己套用你上面的公式再验证下。
另外,我用CD4046(最高频率到1.2MHZ),觉得频率太低了。才换最高50MHZ的SE564的,但是搭了个电路,564锁相后的变化的范围很窄。比如我做个频率合成器,要求是100KHZ---1.6MHZ变化,取中心频率为800KHZ,结果上下最多300KHZ,再宽就失锁了。
后来找到高速的PLL--74HC4046。这个可以上到18MHZ。频率变化范围够了,但是下到低频的是振荡的厉害,波形也不好,很多毛刺。换回普通的CD4046,调整R1和C1及R2值,居然可以达到那个范围,方波也可以,比较圆滑,但下到最低100KHZ左右偶而也震荡,估计已经在锁定的临界点左右了。

footp 发表于 2010-1-25 22:13:04

对于频率合成器
其实判断是否锁定不重要了,因为最后决定范围的时候,有机会不被锁定的都不应被列作能够变的范围。
-------------------------------------------------------------------------------------------------
想要简单判断锁定,是不是想在不在实验室无仪器时做判断呢?

可以用有测频率功能的万用表,测分频器后面输入到比较器那一段的频率,看是否与作为参考的固定频率一致。
或者使用声卡虚拟示波器(因为频率都比较低,甚至可以在分频一下才入声卡)。
-------------------------------------------------------------------------------------------------
关于4046,最重要还是吃透所使用IC的DATASHEET. 另外针对自己的需要选择 PC 1/2/3 的比较器.
我在另一贴中给出的例,就被批评使用 PC1 , reference frequency 会输出到output.

cd74hc4046, R1, R2 一个用来确定中心频率,一个用来定offset,可以不要. c1 决定vco输出的最高频率,
(这些都是DATASHEET的内容)
LPF的选择与 pc 1/2/3的选择有关.

huayuliang 发表于 2010-1-25 23:18:32

发现 footp 对锁相环很熟悉啊。

你们说的频率合成器。。是不是 用压控振荡器连串的10分频。。。。。

footp 发表于 2010-1-26 05:22:13

我理解搂主应该是说 frequency synthesizer---我以为是,不确定。

我只是曾经做过,又被批评过,印象深刻。

huayuliang 发表于 2010-1-26 18:34:28

曾经参考文章做过PLL的FM接收机,应该也属于频率合成器了。

guo132 发表于 2010-1-26 20:56:12

网上找到的两个频合的电路:
图1
http://cache.amobbs.com/bbs_upload782111/files_25/ourdev_529329.JPG
(原文件名:TC9122频率合成器.JPG)

图2
http://cache.amobbs.com/bbs_upload782111/files_25/ourdev_529330.JPG
(原文件名:tc9198 频率合成器.JPG)


原理就不贴了。有兴趣的朋友可以自己找到相干的页面有详细介绍的。

我按照一般频合的原理,比如想得到(30-1000)*4096倍的频率范围,即输入频率是30-1000HZ,倍频率为4096倍,我想知道的是这个中心频率是指30--1000HZ的中心还是输出乘以4096倍后的中心频率呢?
按照上面那公式,应该是倍频后的中心频率?!
不知理解对否?

kouxiangtang 发表于 2010-1-26 22:10:35

介绍的非常好!

astudent 发表于 2010-1-26 22:12:29

太专业了

huayuliang 发表于 2010-1-26 23:50:13

不是倍频,这里你理解错了,只有分频。。。

VCO 产生的信号分频后 与 基准信号进行异或(或者其他的相位比较方式)得到的误差滤波后回馈到VCO的控制端。

所以对PLL来说最重要的就是VCO的性能。

footp 发表于 2010-1-27 06:53:13

我说一下我的理解,有错大家指正。
center frequency 中心频率,是直接从 CDHC4046 DATASHEET第3页 翻译过来的,细节请看DATASHEET。

以下说的都是 Phase Comparator 1 (PC1),因为我对其他不熟。
center frequency指的是由 R1 确定的VCO的开始点,假设是f0。
4046的输出范围只能在这f0的周围,这里是VCO决定了它只能在有限范围内输出频率。
在PC1中,一通电,vco就会输出这f0, 而一旦失锁,vco就会回到这f0。(PC2就不是这样)
------------------------------------------------------------------------------------------
关于VCO及Phase Comparator

举例说 一个人可以跑10 ~ 50 米/分钟,那么不论你给他多少$,他都只能在这范围内跑
人----指的是VCO
而你给他多少$, 这是外部必要条件,-----指的是分频器与参考频率---无法改变VCO输出范围

可以通过C1,R1,R2调VCO,但那与分频器与参考频率完全无关---隔离开来思考.据说motorola不知什么时候
一个机型就是用4046的相位比较器输出,然后外接高频VCO。

huayuliang 发表于 2010-1-27 12:23:04

对,分频之后再与参考频率做比较,这样对相位比较器的频率特性、参考源的频率要求就低了。
所以很多电路都是对晶振做高阶(是这么说的吧?)分频,以获得较高稳定性(温漂和??)的参考频率。

说到这儿我又想起个恒温晶振槽电路,用的是普通的达林顿管做热源。将来有机会一定玩玩。

那个564的波形问题,我记得在什么资料上看过,564 对电源要求比较高,而且负载也不能重,否则效果会很差。最好是输出接个场效应管,或者高阻的器件。

我一直不知道第二个相位比较器的内部结构。所以至今都不太明白是咋工作的。也几乎没用过,
(或者可以单独做个相位比较器,再单独设计个VCO?)

摩托罗拉有几款PLL芯片,可惜至今也没玩到。。

guo132 发表于 2010-1-27 12:35:55

某频率范围的中心频率,及频偏概念我认同楼上footp 的观点,但是失锁时不一定就是回到fo,有时正在临界点的话 输出的波形在震荡的,抖动厉害,也就是说不稳定/
VCO的输出范围应该跟R1、R2、C1及电源有很大关系,实际上PC1输出的是有纹波的电压值,经过低通滤波后输出直流电压控制VCO。VCO不过是个压控变换器,类似V/F变换LM331或者AD650的一些V/F功能电路,对吧?
相位比较器PC1要求输入是占空比1:1的频率信号
PC2可以输入不是1:1占空比的信号,我一般用PC2多点
————————————————————————————
————————————————————————————
回到我前面提到的问题,
如何确定VCO的中心频率: TO huayuliang 花生 朋友,我不是不理解相位比较控制的方式,是不理解中心频率的确定,按照你上面的公式,我验证了,VCO的中心频率是指倍频后的中心频率
但是我今天又看了好几份资料,用电路中的元件值R1、C1、R2代入公式,结果确是跟14脚输入端频率范围的中心频率接近,令人费解!

huayuliang 发表于 2010-1-27 13:35:31

晕啦。。俺都说了。。。没有倍频的。。

VCO 产生的是单一频率的信号,所谓的中心频率是指可变的电压控制端的电压变化范围的中心值的频率。

VCO输出的信号可以不分频直接回馈进行相位比较,这样的话,VCO输出的频率就是参考信号的频率。
如果分频的话,进行比较的是 VCO输出的信号进行分频后得到的信号再回馈进行相位比较,这时候VCO输出的频率就是N倍的关系了。

我估计你是没考虑这个问题。

Junker 发表于 2010-8-26 00:35:34

mark下

livanfield 发表于 2011-1-7 22:41:53

我想问问现在NE/SE564还可购买吗?怎么我的同事说停产了。

livanfield 发表于 2011-1-8 11:16:54

还有就是,不知大家有没有研究过HC4046里面的三个相位比较器,当VCO输出信号相位超前于参考信号的时候,根据datasheet的波形图,比较器1和3的输出仍然会增大使得VCO输出信号相位进一步超前直至相差一个周期,这相当于我跟你一起跑步,但我只会加速不会减速,因此只要我不小心比你跑快了一点,就必须继续跑快一圈才能保证与你重新回到同一位置;而比较器2的输出会减少从而避免相差一个周期的情况。不知道这点区别在实际应用中要不要注意?
datasheet第5页说到使用比较器3时,VCO控制电压的纹波会比比较器2的大,不知道是不是这个原因?
原文:Also PC3 gives a greater voltage swing than PC2 for input phase differences but as aconsequence the ripple content of the VCO input signal is higher

huayuliang 发表于 2011-1-8 12:54:38

应该是没停产。至少NXP还在生产NE564。

4046 中只有两个比较器。哪儿来的 PC3??

积分电路是滞后的,VCO的输出会比输入信号晚一个周期。而且锁定频率范围也是应该有限制的。不会也不该出现超前一个周期的情况。

4046的比较器II检测的是边沿,纹波的大小似乎对稳定性影响也不大。俺只熟悉比较器I。

livanfield 发表于 2011-1-8 21:16:08

花生兄可能我看的与你不是同一款芯片了,我看的是这个:
http://www.alldatasheet.com/datasheet-pdf/pdf/15608/PHILIPS/74HC4046A.html
http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_609942YOQUBL.jpg
(原文件名:222.jpg)

另外你说的比较器1是不是异或门呢?我现在想做一个FSK解调,5M左右,高低电平对应的频率相差200k,请问我应该用哪个比较器呢?怎么选取环路滤波器的转折频率呢?

deadline2012 发表于 2011-1-8 22:15:09

mk

jielove2003 发表于 2011-1-9 10:36:22

mark

livanfield 发表于 2011-1-9 10:51:59

大家不要只mark,说说自己的看法啊

huayuliang 发表于 2011-1-9 12:59:10

回复【41楼】livanfield
-----------------------------------------------------------------------

汗,我看的是手头最老的型号资料。。。没PC3.。。

“我现在想做一个FSK解调,5M左右,高低电平对应的频率相差200k,请问我应该用哪个比较器呢?怎么选取环路滤波器的转折频率呢?”

FSK 俺也没玩过。。

一般锁相环的LFP都是滤除2倍中心频率的成份,F=1/(2PI*R*C)。
这儿有份PPT文档,希望能有帮助:
点击此处下载 ourdev_610033MKEC28.zip(文件大小:1.45M) (原文件名:第7章   锁相技术及频率合成.zip)

网上关于PLL的资料相当多。

livanfield 发表于 2011-1-9 16:24:47

谢谢花生兄,关于环路滤波器的带宽,网上说一般取鉴相频率的1/10至1/30,那么在这里可不可以理解为是中心频率的1/10至1/30(大约)呢?也就是166k~500k左右?

Chuda 发表于 2011-1-23 00:53:09

mark

gavin324 发表于 2011-5-26 15:29:52

看到上面在讨论关于cd4046的参数设定,诚心请教一下各位:
我想用lv4046ad 做解调,中心频率设在750khz,offset设在90k,5v电源供电,敢问我的R1,R2,C1应该怎么设啊?如果能有具体过程学习一下那就万分感谢了。

gavin324 发表于 2011-5-26 15:31:33

回复【24楼】guo132
-----------------------------------------------------------------------

你好, 看到你在上面讨论关于cd4046的参数设定,诚心请教一下:
我想用lv4046ad 做解调,中心频率设在750khz,offset设在90k,5v电源供电,敢问我的R1,R2,C1应该怎么设啊?如果能有具体过程学习一下那就万分感谢了。

tdmi 发表于 2011-6-2 11:11:22

MARK

gonewind 发表于 2011-6-9 11:26:56

mark

wanglivehuo 发表于 2011-8-2 15:17:57

GOOD

xumjbn 发表于 2011-8-15 15:25:43

回复【36楼】huayuliang 花生
-----------------------------------------------------------------------
回复【25楼】footp
-----------------------------------------------------------------------

这个CD4046的资料我到网上找了很久,关于中心频率,捕捉范围,一直没弄明白,但是看完两位的高论后,我再回头看了数据手册上的信息,一下清楚了很多。VCO的中心频率即 花生先生讲的 在1/2VDD时的频率,而频率的捕捉范围跟LF滤波参数有关,数据手册上有公式。学习了

tastier 发表于 2012-8-10 16:44:48

mark                                                

tastier 发表于 2012-8-12 20:07:52

MARK                                       

ds168 发表于 2012-8-19 23:28:18

有空跟你学习学习

ledatou 发表于 2012-8-26 12:12:12

这是个好东西!!mark标记一下!!!

zhqingqing 发表于 2012-8-29 15:15:36

guo132 发表于 2009-12-3 21:12 static/image/common/back.gif
传个小软件:PLL环路滤波器计算工具。上面的资料没人回啊。这个在50MHZ内产生任意频率很好的,怎么没人研究 ...

您好,这个小软件是怎么用的呀?看了半天不太明白。需要输入什么参数,可以得到什么结果吗?
页: [1]
查看完整版本: 锁相环 SE564 做频率合成器,怎么判断信号是否锁定了呢?比如 CD4046 PLL测量他的 第1