heguang 发表于 2009-11-5 20:58:37

CPLD/FPGA 加载数据或控制信号用什么方法

CPLD/FPGA里如果有很多需要预置的计数器/分频器就有加载这些数据的问题；也可能有很多控制信号，这个问题怎么解决呢，节省引脚的办法有哪些。

TeWu 发表于 2009-11-5 21:03:09

要节约IO，只能串行通讯，牺牲速度，并且多耗费些内部资源

ngzhang 发表于 2009-11-6 02:51:23

内部做一个8位软核，通过一个外部的标准接口（SPI，UART，I2C……）通讯获得配置信息和数据，然后在内部通过MUX去配置寄存器组。

wu_jin_liang 发表于 2009-11-6 21:53:46

楼上的高见

windowsce 发表于 2009-11-6 21:59:28

都做成模块挂在一条总线上。总线通过并行串行与外界通信。
如果在设计的时候就能确定的加载数据，直接写到程序里就好了。一般不会增加太多的额外需求。

heguang 发表于 2009-11-7 11:14:28

学习了
页: [1]
查看完整版本: CPLD/FPGA 加载数据或控制信号用什么方法