论坛首页 › FPGA › 新手求助警告"Timing Analysis is analyzing one or more combinational loop

qianhng 发表于 2009-11-2 20:30:58

新手求助警告"Timing Analysis is analyzing one or more combinational loop

我用Quartus里的74373b作数据锁存，但在“Timing Analyzer”时警告：
Warning: Timing Analysis is analyzing one or more combinational loops as latches

观察仿真波形时有些数据是自激似的，比有源晶振的频率CLK高多了!

这是怎么回事，怎么解决？

qianhng 发表于 2009-11-2 22:30:02

不用锁存器即可

yzb808 发表于 2010-10-25 20:27:15

如果你是使用了if   产生此种警告的原因是逻辑不全 加个else试试看

查看完整版本: 新手求助警告"Timing Analysis is analyzing one or more combinational loop