紧急求助：Cyclone III程序下载成功，不能运行……
刚做了块3C5的板子，写了个简单的分频程序做测试，全编译没有warning，下载成功。但相应的输出管脚就是没有出现方波，检查了管脚约束也是没错的。程序如下：
module test1(clk, out);
input clk;
output out;
wire out;
reg count = 4'd0;
assign out = count;
always @ (posedge clk)
begin
count <= count + 1'd1;
end
endmodule
之后又试过仅仅给管脚高低电平的程序，依然没有任何变化。
请问大家有没有遇到过这种情况，是哪里的问题，如何解决呢？ 1.CLK输入脚是否有信号输入
2.nCE是否接地 这个程序没有问题。额，应该是硬件的问题。慢慢查吧~~~ 多谢楼上两位！
1 clk测过，有24M的输入，但BGA封装没办法测到管脚处
2 nCE在原理图中是接了10K的下拉，今晚回去测一下电平 Altera的器件， PLL是模拟电路， 需要仔细布线 加个 signal tap ii 看看有没有东西出来 解决了，多谢楼上几位。
晚上用signaltap看了下count的信号，没问题。
再仔细检查，发现低级错误，的确是管脚约束错了……
原因：我画板时把几个空闲的I/O引出作测试，用Netlabel命名为T1，T2，T3……
结果PCB图中的焊盘上既显示引脚号B10又显示T3，就稀里糊涂把输出管脚设为T3了，还确认几次都没发现。
教训：虽然是实验板，也应注意细节，在标号命名时不能太随意，尽可能降低出错的机率。再简单的错误也会耗费时间精力，影响心情，呵呵
页:
[1]