myfriend 发表于 2009-10-12 10:16:19

辐射骚扰不合格，机上用的是22.1184M;其辐射骚扰测试数据出现晶振的倍频，请问下各位有

将机子拿去认证，检验结果是：辐射骚扰不合格，机上用的是22.1184M;其辐射骚扰测试数据出现晶振的倍频，
44.22MHZ;66.36MHZ;88.50MHZ;110.58MHZ;请问下各位有什么办法处理这个问题？电源处加磁珠，还是地线加粗，还是把晶振
用铁线包起来；

benladn911 发表于 2009-10-12 11:27:32

这个还是得多实验下，要烧一些钱。EMI对外辐射其实也挺麻烦的。我是没搞过。
但有一点小经验分享下：

1、晶振下方不要走其他走线，只做敷铜接地处理，晶振外壳也先接地试试看。PCB的敷地还是很重要的，可以显著降低地平面的阻抗，同时也对EMI辐射有一定的抑制作用。

2、MCU的电源脚要做好去耦，靠近MCU引脚加个 “派”型滤波器。磁珠效果也是可以的，但是磁珠是有频率段的，最好多更换几个参数的磁珠试试。

3、晶振频率比较高，如果是有源晶振的话，估计EMI会低一些。

benladn911 发表于 2009-10-12 11:30:51

地平面阻抗不连续，是产生EMI的一个主要因素之一。

motion_ctrl 发表于 2009-10-12 13:25:25

可以用有源晶振上串接一个小于50欧姆的电阻，通常在10-20欧姆左右，然后对地接一小于30P的电容试一试。用示波器看晶振波形没有上下过冲即可。

fengye2009 发表于 2014-6-10 23:12:35

晶振是很强的干扰源，晶振下面不要走其它信号线和电源线，此外晶振附近要全部覆铜。

mcu_mouse 发表于 2014-6-10 23:22:38

查看晶振引脚附近是不是有电源脚和地脚，在它们之间接个104电容，再就是看下晶振的走线。最好是搞根地线把晶振的2根线包围着再接到芯片地上去。另外，对外的各个接口，将其与外壳（金属的）相连。
另外，你看下你的PCB图，看下它芯片的电源是如何走线的，是包了很大一个圈还是地线和电源线挨的很近（这种方法最好）。反正就是电源流进去了，你还要考虑下它返回的路径，不要只一股脑就全部铺地解决了。电源走的范围越大，那它就越容易产生较强的EMI。

anyangmy 发表于 2014-6-15 08:57:48

电路板布线问题，关键是检查从哪个途径泄露出来的

ilovehmy 发表于 2014-6-15 09:45:28

试试减小晶体激励功率

饭桶 发表于 2014-6-15 09:59:56

晶体外壳接地，      
页: [1]
查看完整版本: 辐射骚扰不合格，机上用的是22.1184M;其辐射骚扰测试数据出现晶振的倍频，请问下各位有