amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› MAX II 的时钟设计问题
HK168
发表于 2009-9-4 12:59:38
MAX II 的时钟设计问题
问一个很菜的问题:
MAX II EPM570中有四个时钟引脚,如果我的设计只用一个外部时钟,是否将四个引脚都接到同一个有源晶振上?
另外IO BANK 干什么用的?
请赐教。
leafing
发表于 2009-9-4 14:43:04
不必,接一个就可以了,其余的当作普通IO口用就好了,io bank是厂家区分出来的,把器件的引脚分成几个bank,每个bank可以单独供电,并且各个bank的电压可以不同,这样就可以做电平转换。不知说清楚了没?
HK168
发表于 2009-9-4 15:07:59
明白了,谢谢叶子大虾。
听君一句话,胜查十天书。
页:
[1]
查看完整版本:
MAX II 的时钟设计问题