PROTEL中如何允许两个元件重叠,而不出现报错的绿色?
PROTEL中如何允许两个元件重叠,而不出现报错的绿色?但是如果出现连线错误时,仍会出现报错的绿色呢?以前我一直在这样用,主要是想让大元件下面有小的元件,或是元件靠得比较紧密.
现在忽然就是想不起来是哪了个选项,求助啊!!!
网上搜到的几种方法,都不合用,如取消DRC errors的方式.将安全间距改为0的方式等.在这几种方式下,好象出现连线网络错误都不会报错啦!! 取消DRC errors的方式,一直这样做,其他规则不用修改,其实颜色变绿是警告不是错误 取消DRC errors的方式会导致,出现连线错误时也不报错啊... DESIGNE->RULES->placement 把 componentClearance Constraint 下的规则前面的勾去掉就ok了 http://cache.amobbs.com/bbs_upload782111/files_17/ourdev_474853.png
(原文件名:Rule.png) 谢谢啊.. 【4楼】 zcllom 星罗棋布:
你的作图软件很漂亮,是什么软件做的? 3L4L是高手! 你的作图软件很漂亮,是什么软件做的?
=================================
Snagit 9 谢谢,没玩过这个软件,下次有空一定试试 在规则里面具体设置 果然好用! jh 谢谢,搞的很头痛的问题解决了 句号 . 3L4L 接4楼:
不要去掉勾,双击打开component clearnce 对话框,把Gap(间距)可随意设值, Mode设为Full Check ,这样的话只要焊盘不短在一起,元件的丝印部分怎么重叠都没有关系。 在封装库里,把它们画成一个元件 4楼
PROTEL99SE里面怎么设置呢?
15楼
这不把线间距也改小了吗? 顶 学习,这个真不会 这个正需要 感谢楼主以及3l4l
还有万能的论坛 先下载那个截图软件 按15楼的方法试了,感觉更妙,谢谢了 mark
学习了 多谢了!我只会关掉DRC ERROR。 学习了,我也是关掉DRC。 正好碰到这个问题,头疼了一天,终于解决了,谢谢 15楼的方法我试了下,这么还是会报错呢?? 应该只对某几个元件单独设置规则,不能影响其他的元件规则,这样比较严谨。我来设置一个,欢迎拍砖
首先把要重叠的焊盘归为一个焊盘类,点击菜单 设计---类
把要重叠的焊盘添加为类“1”(名字随便,有意义更好)
http://cache.amobbs.com/bbs_upload782111/files_27/ourdev_539135.png
(原文件名:2010-03-18 18 05 29.png)
然后设置一个允许焊盘短路的规则(我认为你的焊盘有重叠的情况下,这只是举例,你也可以设置根据不同情况设置是其他规则)
http://cache.amobbs.com/bbs_upload782111/files_27/ourdev_539153.png
(原文件名:2010-03-18 19 28 24.png)
下图上面两焊盘重叠出现警告,下面两个焊盘虽然也是不同的网络,但没有警告
http://cache.amobbs.com/bbs_upload782111/files_27/ourdev_539154.png
(原文件名:2010-03-18 19 30 01.png)
同样再设置元件间距等等 学习 我也遇到了这个问题, 谢谢你的答案。 最简单的方法,将那个检测改成multi layer check模式就好了。 mark 回复【15楼】pandabright
-----------------------------------------------------------------------
试了一下,好像不可以,怎么回事? 回复【3楼】chaochao5107 小人物
-----------------------------------------------------------------------
学习了 在Rule里面的放置元件间距的勾给去掉就可以了。呵呵
Protel99SE版本的。下图
http://cache.amobbs.com/bbs_upload782111/files_28/ourdev_548351.JPG
(原文件名:Rule.JPG) 虽然是老帖子了,还是回复一下。
Protel 99se 解决办法
http://cache.amobbs.com/bbs_upload782111/files_31/ourdev_568348.JPG
第一步 (原文件名:未命名asf.JPG)
http://cache.amobbs.com/bbs_upload782111/files_31/ourdev_568349.JPG
第二步 (原文件名:未命名.JPG) 学习一下 回复【37楼】makefans
-----------------------------------------------------------------------
谢谢你的方法,我的问题与楼主正好相反,就是要它显示警告,但我的99现在不显示绿色了。检查设置 online DRC 是勾选的,rule 里 ComponentClearance 也是勾选的,但 99SE 就是不显示绿色警告。
看了你的回复,打开 rule 看看,原来 Check Mode 是空白的,什么都没选。
奇怪它是怎么变成空白的吧?我后来想将它变成空白都不行。
后来想起PCB文件转成AD格式后又转换回来的,转回时有个提示说部分规则不兼容请查看注释云云,估计这个规则被软件修改过了。
虽然楼上有很多方法,但最好不要关掉这个警告。我的职业是搞软件不是做PCB的,我们做软件有个原则就是要将每一条警告都当作错误来认真对待。
我认为应该让绿色显示出来做到心中有数,哪些重叠是自己允许的,哪些重叠是意外的一目了然。需要清爽的图形时临时使用Reset Error Marks或暂时关掉system layer中的DRC Errors 学习一下 不关掉的好, 记号 mark,又学一招 高手 jihao 做个记号! protel高级应用,mark之~ mark学习了 mark Clearance设置成0可以的吧 老贴留个名 前几天还头疼这个问题呢
终于找到方法了 选multi layer check 模式好用 回复【39楼】ttyxp
-----------------------------------------------------------------------
呵呵 警告是要当错误对待的
不过老看着一片绿就好烦啊,我一般画图都是先摆好一个一个模块 然后把模块往图上放 最后布线的过程中再微调 这样的话 同个层器件间距这类的错误应该是不会发生的 谢谢 设置componentclear前面的对号就OK了 mark mark 这个简单了,规则里的 Placement 前面的勾去掉就OK了,不过人就要多费心了, MARK 多谢楼主和4楼,正好用到了。 谢谢,解决了我的问题 尽量不要一竿子把整个CLEARENCE规则全部给取消,万一有个重叠没有检查到就麻烦了
ALTIUM里面允许高级规则编辑的,可以通过逻辑组合仅仅取消某几个芯片之间的规则的 mark 学习下 其实不用重叠吧,修改一下封装,重叠起来,给人的感觉是不专业,而且不美观.既然你的零件能插下去,而不会碍事,修改一下封装是很有必要的 mark mark mark 回去试一下 回去试一下 mark一下 地皮紧张的时候很有用
谢了! 我一般是在建封装库时把高度建出来就解决了 mark
学习了 99的方法,到新版本也就没用了,最好的办法还是那个用CLASS 进行设置特定的元件重叠,不过用4楼方法最常用 谢谢各位的好方法 pcb软件使用mark 先mark好了 mark 学习了!谢谢 学习了!谢谢!!! 我宁可一片绿,也不想错误被漏掉 老大厉害。长期潜水员要加油了 ,努力升级 在AD10中我是这样设置的。
在compenent clearance规则里添加一个新的规则,这个新规则专门针对这两个需要重叠的器件,where first object matches 勾选“高级查询”使用查询构建器添加这两个器件(我的是电阻R53和带有插针的U15),在全部查询语句里最后出现InComponent(‘R53’) AND InComponent(‘U15’),约束里面指定最小垂直和水平间距都为0就可以了。
总规则仍然保留着,这个新规则指示针对这两个器件的。最后那个烦人的报错绿色消失了,而把其他的器件靠得过近后还是会报错的! 17楼的方法我{:titter:}常用
页:
[1]