问一个很基础的问题,但是我想是每个学习FPGA的人都会面临的
我现在要学FPGA,为全国赛做准备,还有的就是语言的问题了,Verilog和VHDL到底学习哪一门语言,哪一门语言更有发展?希望能给我介绍一下,谢谢了。 Verilog和VHDL 最好都学
自己画点FPGA的板子,最好是CYCLONE iii 板上把 SDRAM FLASH加上
然后再挂 两片高速 AD和两片 高速DA
这样比赛应当能用得着 verilog比较好入门,和C差不多,我觉得如果是民用的话,学习verilog就够用了,一半军队都要求使用VHDL 搭车谢谢! 语言没有好坏,只是看自己的爱好,就想学英语和日语一样。都能把一个意思表达清楚,要看自己对哪门更有兴趣。 都好学
verilog和C差不多,vhdl和pascal差不多 verilog写出来的东西要短点,偷懒的人用这个,两种语言都要看得懂,精一个就可以了,个人意见!! 你还是学verilog吧 高速AD,DA,前端也要搞啊 我觉得 还是VHDL好 用的广泛 语法较严密 ,代码和硬件衔接相对较近
页:
[1]