论坛首页 › FPGA › 关于MAX II epm570 时钟的问题【恢复】

Fighter 发表于 2008-10-15 03:37:00

关于MAX II epm570 时钟的问题【恢复】

能不能用max ii 产生一对相位严格相反的时钟，主要使用来给AD做交叉采样，我试了下，如果去全局时钟直接取反仿真时可以实现，但是分频后就不能严格对称了，其中一路时钟有400ps延迟，看来是由于经过非门造成的，我在代码了加了冗余非门，又被quartus优化掉了，兄弟有办法么？？？？

yuhang 发表于 2008-10-16 12:05:31

CPLD的传输门延迟就有5ns,想做到ps级别不太现实

Fighter 发表于 2008-10-16 10:12:22

在频谱上会产生毛刺

Fighter 发表于 2008-10-16 10:11:42

No

yuhang 发表于 2008-10-15 20:41:48

400ps可以忽略了

zhaoguoqing297 发表于 2009-10-30 13:42:27

直接加冗余非门会被优化掉，可以换成与非门，一个输入段做控制端，就OK

查看完整版本: 关于MAX II epm570 时钟的问题【恢复】