第二个是AT91SAM9260,在尽可能小的面积内放置了尽可能多的功能【恢复】
这个板的配置如下:1、AT91SAM9260 PQFP208封装
2、SDRAM
3、NOR FLASH/NAND FLASH/DATA FLASH:NOR FLASH支持INTEL的P30,包括对绝大多数的48脚FLASH和多数56脚FLASH的支持,最大可以支持到64MByte,
与9260的总线之间接口缓冲器245,其他就不用说了,DATA FLASH放了两种封装
4、网口,PHY是DM9161A,RMII接口
5、USB接口放的是标准接口,A型的主机接口和MINI USB 5针的从机接口
6、CF卡接口,这部分可能有问题,还没有验证
7、SD卡接口
8、其他接口都是排针形式,包括ZLG的PACK接口
两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,SDRAM只能跑到110M左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器
点击此处下载 AT91SAM9260.DDB ourdev_440450.rar(文件大小:179K) (原文件名:AT91SAM9260.rar)
---------------------------
先传一个CPLD程序,主要做了BUFFER的方向控制,有点浪费,ISE6.3做的
点击此处下载 ourdev_451730.rar(文件大小:635K) (原文件名:9260.rar)
---------------------------
上个测试程序,还有问题,先放在这里,有进展再来更新吧
以太网可以PING通,但是断续得厉害,还没找出原因,这个程序是在SDRAM中测试的
我现在FLASH中烧写了SDRAM初始化的一段程序
用有些网友的话说,看这个程序也是有点挑战性的
点击此处下载 ourdev_464552.rar(文件大小:190K) (原文件名:9260_sdram.rar)
http://cache.amobbs.com/bbs_upload782111/files_11/ourdev_440630.JPG
(原文件名:111.JPG)
http://cache.amobbs.com/bbs_upload782111/files_11/ourdev_447971.JPG
(原文件名:IMG_0062a.JPG)
http://cache.amobbs.com/bbs_upload782111/files_11/ourdev_447972.JPG
(原文件名:IMG_0067.JPG)
http://cache.amobbs.com/bbs_upload782111/files_11/ourdev_447973.JPG
(原文件名:IMG_0068.JPG)
http://cache.amobbs.com/bbs_upload782111/files_11/ourdev_447974.JPG
(原文件名:IMG_0072.JPG) 楼主果然有成为达人的潜质! ~~~~!!
9260的价位(核心板)原来这么低了现在,。。才发现
不过光有核心也不够,为什么没人做个纯外设板子呢,比如把已知的东西全加进去,然后在核心板加插针
同时也在外设板子上加对应的母口,然后对接,进行控制操作,(以前在公司看过那样的视频板,网络球用的)
如同变形金刚般的组合方式。 是啊是啊! 楼主的帖子可谓是经典,建议楼主开个专栏,很少有关于布线规则的帖子 9260的软件我目前只能写一些没有操作系统的测试程序,
裸奔可以,再多就搞不定了。
对于硬件来说,需要特别处理的地方不多,一般做出来都能跑,
我倒是对DDR I/II的布线比较感兴趣,但是没有找到低成本的方案,
虽然在公司做过,布线不是自己实现的,DDR的速度比较高,
时序裕量比较小,不等长很可能就不能正确操作,比较有挑战性。 建议armok做个9260的开源吧,好吗?? 老师辛苦了,建议到PCB板块开个专栏吧 啥也不说了,喊一声:老师好! SDRAM中的信号都是以时钟为参考的,等长的关系三言两语讲不清楚,说一下最复杂的数据线的等长,
地址线和控制线因为是单向的,比数据线的等长简单,以9260外频100M为例。
对于9260,从手册中可以看到,
SDRAMC19 D0-D15 in Setup before SDCK Rising Edge 0.2 ns
SDRAMC20 D0-D15 in Hold after SDCK Rising Edge 1.1 ns
SDRAMC21 D16-D31 in Setup before SDCK Rising Edge 0 ns
SDRAMC22 D16-D31 in Hold after SDCK Rising Edge 1.2 ns
这里去掉了1.8V的数据。
对每个方向分别作分析,首先看9260输入/SDRAM输出,这里以MT48LC16M16A2的数据手册作为参考,
HY57V561620可能更常用,但是其数据手册没有时序图。
MT48LC16M16A2-75在100M下CL设为2。
Access time from CLK (pos.edge) CL = 2 tAC(2) 6 ns
Data-out hold time (load) tOH 3 ns
实际上上面的数据也就是说相对于SDRAM的时钟上升沿,数据输出保持时间是3ns,数据建立时间是(10-6)=4ns,
100M的周期是10ns。
从9260给出时钟信号上升沿到数据出现在9260的引脚上,由于走线会有一定延时,使得SDRAM的输出时序在9260
看来,建立时间和保持时间的(4ns-Tpd(CLK)-Tpd(DATA))/(3ns+Tpd(CLK)+Tpd(DATA)),Tpd(CLK)是时钟线走线延迟,
也就是从从9260给出时钟上升沿到SDRAM收到时钟上升沿的时间是,Tpd(DATA)是数据线走线延迟,
数据从SDRAM发出到9260收到的延迟。
设1英寸走线的延迟时间是150ps,数据线的走线是2英寸,时钟线和数据线一样长,也是2英寸,可以计算出建立时间
和上升时间的裕量,也就是从9260的引脚上看到的实际的数据的建立时间和保持时间分别减去9260要求的数据
建立时间和保持时间。前面的建立时间和保持时间分别是3.7ns和3.3ns,裕量分别有(对应D0-D15)3.5ns和2.2ns。
为了将时钟上升沿放在数据的中心,数据线需要比时钟线长,改变时钟线和数据线的长度会影响前面的上升时间和保持时间
(4ns-Tpd(CLK)-Tpd(DATA))/(3ns+Tpd(CLK)+Tpd(DATA))。实际的长度要求可以用时序裕量除以单位长度的走线延迟
得到,每英寸的走线的延迟时间在一百多ps。
对于9260输出数据,SDRAM输入数据,参数如下:
SDRAMC25 D0-D15 Out Valid before SDCK Rising Edge 4.2 ns
SDRAMC26 D0-D15 Out Valid after SDCK Rising Edge 5.9 ns
SDRAMC27 D16-D31 Out Valid before SDCK Rising Edge 3.1 ns
SDRAMC28 D16-D31 Out Valid after SDCK Rising Edge 6.4 ns
Data-in hold time tDH 0.8 ns
Data-in setup time tDS 1.5 ns
对于SDRAM,其引脚上看到的数据的建立时间和保持时间分别是(4.2ns+Tpd(CLK)-Tpd(DATA))/(5.9ns-Tpd(CLK)+Tpd(DATA))
走线长度同上,则SDRAM的建立时间和保持时序裕量分别为2.7ns/5.1ns。
9260输入数据的时序裕量比输出数据的时序裕量总体上来说要小,上面的计算只是理想情况下的计算,
实际上影响数据时序裕量的因素有很大分布参数,如时钟的抖动,数据的抖动,手册中给出的参数中都是最小值,
可以认为包括了数据的抖动(我是这样想的)。建立时间和保持时间的时序裕量都需要减去时钟的抖动值。
另外的一些分布参数包括负载电容、串扰、电源等,都会减小信号的时序裕量。
对于地址线和控制线,手册中有相应的参数,和9260输出数据、SDRAM输入数据的情况是一样的。
9260的时序还算相对宽松的,POWER PC的处理器要求的时序裕量比9260要大,计算下来不到一个纳秒。
从上面的计算上来看,就算减掉部分分布参数带来的时序裕量的减小,也还允许若干英寸的长度不匹配。
走线等长所需要做的就是保证上述时序裕量为正值,地址线和控制线的与时钟线的相对长度都通过时序裕量换算得到。
先写这么些,有错误请指出。
本贴被 xiaoerge 编辑过,最后修改时间:2009-01-15,22:50:12. 两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,SDRAM只能跑到110M左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器。
PCB中大件IC的VCC引脚旁边的小电容数量太少,特别是ARM9及SRAM旁边VCC脚几乎没有电容。但板已成型不好改动;另,板上的LM2596的电感量是33UH的,太小,把它改为330UH效果应当有明显的改善。 楼主真乃神人也,热烈欢迎楼主常来授道解惑,另请楼主讲一下SDRAM做分组等长是怎么样的,控制线,数据线,地址线分别等长吗?时钟线要和那组信号线保持等长呢?我一直很困惑,非常感谢 我已经发邮件了 , 你查看 。 想要一块空板 谢谢了 这个板子也做好有段时间了,工作内容不涉及ARM,都是POWER PC,纯属个人兴趣,业余时间还要拉点活,
软件底子又薄,没多少时间弄它
zxq6 小马哈
我收到你的地址了,我会尽快给你寄出的 最主要的还是手动布线,几根总线分成一个组,大概考虑一下各组线的走线就可以了,
无论PROTEL如何差劲,总能布出你想要的效果来,只不过多花点功夫了
我刚到公司的时候,看那些东西也有点发晕呢
基本上都是10层板,几乎全部手工布线,只不过是外包的,当然工具也不是PROTEL了,
CADENCE的ALLEGRO,这工具太复杂了,两年了我都没有画出个像样的板子,业余时间做点东西还是
用的PROTEL,拿来就能画,倒是方便 to 【6楼】 xiaoerge
啥时候有空把布板的心得写写,让我们这帮兄弟也学学啊,呵呵
本贴被 zchong 编辑过,最后修改时间:2008-10-06,12:27:09. 回4楼:省钱是做板第一要务,呵呵 总共做了5块,多出3块可以送出,在公司快递不太方便,想要的兄弟可以发个联系方式到xiaoerge0208@163.com,
我可以在周末寄出,只有3块
本贴被 xiaoerge 编辑过,最后修改时间:2008-10-06,12:05:17. 楼主牛,这么多线,看的我头都发晕
楼主是怎么炼成的? mark 同问。 好
楼主有做好的板子吗
帮发个PCB图. 已经由站长 armok 更新到楼主位。 再次谢谢楼主
15楼,快递过来我帮你焊接嘛,顺便送我一块芯片的说。
本贴被 zxq6 编辑过,最后修改时间:2008-10-07,23:48:19. 谢谢,我也要在淘宝上买了,本地不好买啊 太感谢 xiaoerge了 , 哈哈哈 我已经开始买零件了 还有空板吗? 我一直用的烙铁都是那把8块的,用得挺顺手的,可惜最近烧坏了
ztrx:
没有套件,我自己也只焊接了一块
我没有提供焊接BOM,如果有问题直接发帖问我即可 zxq6, jie zhang, anwei, zchongnari可以送出,其他就没有了,我自己只好就留一块了,
过几天我发一个ADS下的测试程序,裸机的,局部的,包括SDRAM、FLASH、网口、串口0,其它功能我也没有测试到
本贴被 xiaoerge 编辑过,最后修改时间:2008-10-07,19:52:57. pcb高手啊~学习了~ 有点郁闷,用60块钱的烙铁,焊接60块钱的PQFP208的AT91SAM9260,焊接坏了两块!
太心疼了。 有没有套件,我要买一套.
自己买零件太麻烦, 非常感谢楼主 已经发邮件,注意查收。注意:该方法仅供参考,尽量勿泄露。 我把台式机和笔记本的MAC地址改成一样的了,任意一个上是可以的,
小马 给我发个邮件讲讲啊,好歹方便一点 30楼,你说的那个方正宽带我用过,确实如你所说,绑定计算机不说,还监视代理等进程,让你只能一个机器使用。
不过如果想要绕过他的监视,几个机器一起上网也不是不可能的。呵呵,需不需要透漏下?不过他的软件是否升级封掉了这个漏洞就不知道了。 等板到了再买材料,封装搞错就麻烦了,天天往电子市场跑太浪费时间
有时间还是多跑跑程序才是
呵呵 xiaoerge 理解 , 期待板子的到来 哈哈哈哈哈 我的QQ号都有半年没有用了,我装的宽带是方正宽带,它的帐号与网卡的MAC地址绑定了,
所以只能使用一台计算机,而网线长期被老婆霸占,机会不多,^_^ zxq6的是周二寄出的,其它的还在我的抽屉里呢,呵呵 26楼,是的。 期待中 zxq6 小马哈
这么快就收到板子了 ? 无论PROTEL如何差劲,总能布出你想要的效果来,只不过多花点功夫了.
是这样的. 晕 这个芯片的引脚和INtel的 P4可以比美了 第三次谢谢楼主,板子已经收到,非常漂亮。使用的顺风快递,而且已经帮我把快递费都付了。 xiaoerge 有QQ号吗 ? 可以联系交流啊 哈哈 谢谢楼主 我也收了个4层的at9260板,期待继续交流 请问这块板子现在调通了吗.想做个 先学习了,关注中!
如果是新手,建议先看看官方发布的勘误表。
同时也希望搞开源讨论专栏。 非常好! ARM9也裸奔!想采访一下楼主,为什么有这样的冲动,时隔一年多点,现在楼主的有什么感觉啊 mark. 马上!!! 大赞,mark 不错,mark 两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,SDRAM只能跑到110M左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器
楼主的话,在下不敢苟同,放了缓冲器可能会影响速度,因为跟你的缓冲器速度挂钩。。。。。我没有做过9260的2层实验,楼主的板子纹波大,如果在50mv内,atmel都能忍受的!主要是DCDC那边,应该是很大的干扰源,主要就是楼主说SDRAM只能跑到110M,这个,我觉得有点不对,如果9260运行在198M(18.432M晶振)那么我测试SDRAM的时钟是99M左右也就是SDCK,当然,我做的是4层板,没有用DCDC,用的LDO,纹波在10mv,很稳定,楼主的SDRAM运行在110M,我就不解了,难道楼主超频了?还是主频在110M呢,如果超频的话是不怎么稳定的,比如9261最高超频到245M,如果到300M,就不能启动,9263最高超频到300M,如果在350M,也不能启动,我吧926X系列的ARM都做了一遍,有过这些测试,可能我做的还不够好,
这里楼主还注意,SDRAM的SDCK 跟主频有一定关系,所以,如果运行在198M的话,SDRAM是在99M左右的!呵呵!!!
欢迎atmel ARM技术交流本人QQ623696982 mark 关于SDRAM布线 板子不错啊 呵呵,有PCB等长的知识呢。
谢谢。 关注中…… 回复【55楼】ywhfdl
两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,sdram只能跑到110m左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器
楼主的话,在下不敢苟同,放了缓冲器可能会影响速度,因为跟你的缓冲器速度挂钩。。。。。我没有做过9260的2层实验,楼主的板子纹波大,如果在50mv内,atmel都能忍受的!主要是dcdc那边,应该是很大的干扰源,主要就是楼主说sdram只能跑到110m,这个,我觉得有点不对,如果9260运行在198m(18.432m晶振)那么我测试sdram的时钟是99m左右也就是sdck,当然,我做的是4层板,没有用dcdc,用的ldo,纹波在10mv,很稳定,楼主的sdram运行在110m,我就不解了,难道楼主超频了?还是主频在110m呢,如果超频的话是不怎么稳定的,比如9261......
-----------------------------------------------------------------------
期待LZ的回复 关注 回复【38楼】capron
两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,sdram只能跑到110m左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器。
pcb中大件ic的vcc引脚旁边的小电容数量太少,特别是arm9及sram旁边vcc脚几乎没有电容。但板已成型不好改动;另,板上的lm2596的电感量是33uh的,太小,把它改为330uh效果应当有明显的改善。
-----------------------------------------------------------------------
两层板能不能做稳定? mark mark MARK 强悍at91 mark mark 楼主这个做的不错哦 回复【60楼】eworker
回复【55楼】ywhfdl
两层板,比较大的缺陷应该是电源的处理,纹波比较的,要是放一些大一点的去耦电容就好了,sdram只能跑到110m左右,我估计可能是这个方面的原因
应该改善一下可以跑更高的速度,因为其他总线设备与9260之间放了缓冲器
楼主的话,在下不敢苟同,放了缓冲器可能会影响速度,因为跟你的缓冲器速度挂钩。。。。。我没有做过9260的2层实验,楼主的板子纹波大,如果在50mv内,atmel都能忍受的!主要是dcdc那边,应该是很大的干扰源,主要就是楼主说sdram只能跑到110m,这个,我觉得有点不对,如果9260运行在198m(18.432m晶振)那么我测试sdram的时钟是99m左右也就是sdck,当然,我做的是4层板,没有用dcdc,用的ldo,纹波在10mv,很稳定,楼主的sdram运行在110m,我就不解了,难道楼主超频了?还是主频在110m呢,如果超......
-----------------------------------------------------------------------
应该是跑不到110M的。数据手册截图
http://cache.amobbs.com/bbs_upload782111/files_40/ourdev_643042Q13OG2.png
AT91SAM9260频率特性 (原文件名:QQ截图未命名.png) 学习 9G20都出来很久啦!~ 9260可以手工DIY,9G20就不行了。 很不错啊 两层板 AT91SAM926还是QFP封装的 都适合DIY MARK!!!! markcf mark mark! 感谢啊,我找好久了 PCB中间那个印挺漂亮的,线也布的很好,标记一下。
页:
[1]